

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000219598 A

(43) Date of publication of application: 08.08.00

(51) Int. CI

C30B 29/06 C30B 15/20

(21) Application number: 11023765

(22) Date of filing: 01.02.99

(71) Applicant:

SHIN ETSU HANDOTAI CO LTD

(72) Inventor:

HOSHI RYOJI

SONOKAWA SUSUMU SAKURADA MASAHIRO OTA TOMOHIKO

FUSEGAWA IZUMI



(54) EPITAXIAL SILICON WAFER, ITS PRODUCTION AND SUBSTRATE FOR THE SAME

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a high quality epitaxial silicon wafer which contains no I region (interstitial-silicon-rich region where interstitial silicon atoms are predominant over vacancies) throughout its whole surface and is produced by forming a wafer from a silicon single crystal and then stacking an epitaxial layer on the silicon wafer and in which no projection-shaped surface deformation observable as projections or particles in the surface of the epitaxial layer exists, to produce a single crystal containing no I region within a sliced surface in the diameter direction of the single crystal, throughout the whole

surface, in good yield, to improve productivity of the epitaxial wafer and to reduce the cost of the epitaxial wafer.

SOLUTION: This production process for forming an epitaxial wafer which contains no projections having \$\approx\$100 nm size and \$\approx\$5 nm height in the surface of its epitaxial layer, and growing a silicon single crystal by a CZ(Czochralski) method, comprises: growing a silicon single crystal bar containing no I region; slicing a wafer from the grown single crystal bar; and stacking an epitaxial layer on the wafer containing no I region within the sliced surface throughout the whole surface.

COPYRIGHT: (C)2000, JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-219598 (P2000-219598A)

(43)公開日 平成12年8月8日(2000.8.8)

(51) Int.Cl.7

(21)出願番号

(22)出顧日

識別記号

F I

テーマコート*(参考)

C30B 29/06

502

C30B 29/06

502J 4G077

Α

15/20

15/20

審査請求 未請求 請求項の数13 OL (全 10 頁)

æ.

松 跨 双1

特願平11-23765

平成11年2月1日(1999.2.1)

(71)出顧人 000190149

信越半導体株式会社

東京都千代田区丸の内1丁目4番2号

(72)発明者 星 亮二

福島県西白河郡西郷村大字小田倉字大平

150番地 信越半導体株式会社白河工場内

(72)発明者 園川 将

福島県西白河郡西郷村大字小田倉字大平

150番地 信越半導体株式会社白河工場内

(74)代理人 100102532

弁理士 好宮 幹夫

最終頁に続く

(54) 【発明の名称】 エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用 基板

(57)【要約】

【課題】 面内全面に I 領域を含まないウエーハを単結 晶から形成し、これにエピタキシャル層を積んで、エピ 層表面に突起あるいはパーティクルとして観察される突 起状の表面の歪みが存在しない高品質エピタキシャルウエーハを提供すると共に単結晶径方向の面内全面に I 領域を含まない単結晶を歩留りよく高生産性で製造し、エピウエーハの生産性向上とコストダウンを図る。

【解決手段】 エピタキシャル層上に、大きさ100 n m以上、高さ5 n m以上の突起が存在しないエピタキシャルシリコンウエーハおよびC Z法によってシリコン単結晶を育成する際に、「領域を含まない単結晶棒から切り出した面内全面に「領域を含まないシリコンウエーハ上にエピタキシャル層を積むエピタキシャルシリコンウエーハの製造方法。



【特許請求の範囲】

【請求項1】 エピタキシャル層上に、大きさ100n m以上、高さ5 n m以上の突起が存在しないことを特徴 とするエピタキシャルシリコンウエーハ。

【請求項2】 エピタキシャル基板用シリコンウエーハ として、大きさ100mm以上、高さ5mm以上の突起 が存在しないシリコンウエーハを使用することを特徴と するエピタキシャルシリコンウエーハの製造方法。

【請求項3】 エピタキシャル基板用シリコンウエーハ として、 | 領域 (とこに | 領域とは、自己格子間原子が 10 空孔に比べ優勢な領域をいう) を含まない単結晶を用い ることを特徴とするエピタキシャルシリコンウエーハの 製造方法。

【請求項4】 チョクラルスキー法によってシリコン単 結晶を育成する際に、I領域を含まない単結晶棒を育成 し、該単結晶棒から切り出した面内全面に「領域を含ま ないシリコンウエーハにエピタキシャル層を積むことを 特徴とするエピタキシャルシリコンウエーハの製造方 法。

ン単結晶を育成する際に、磁場を印加することを特徴と する請求項4に記載したエピタキシャルシリコンウエー ハの製造方法。

【請求項6】 前記シリコン単結晶の成長条件F/G [mm'/℃·min] (ととにF:単結晶成長速度 [mm/min]、G:単結晶成長界面近傍での結晶成 長軸方向の温度勾配 [℃/mm] とする) を、0.18 mm¹/℃·min以上として、抵抗率0.03Ω·c m以上でかつ単結晶の径方向の面内全面がV領域(CC にV領域とは、空孔が自己格子間原子に比べ優勢な領域 をいう) である単結晶棒を育成することを特徴とする請 求項4または請求項5に記載したエピタキシャルシリコ ンウエーハの製造方法。

【請求項7】 前記シリコン単結晶の成長条件F:/G を、次式、

 $F/G > 720 \cdot \rho^2 - 37 \cdot \rho + 0.65$

 $(CCK\rho: 単結晶の抵抗率 [\Omega \cdot cm] とする) に従$ うものとして、P型で0.03Ω·cm以下の低抵抗率 であり、かつ単結晶の径方向の面内全面がV領域である 単結晶棒を育成することを特徴とする請求項4または請 40 求項5に記載したエピタキシャルシリコンウエーハの製 造方法。

【請求項8】 前記印加する磁場を水平磁場とし、その 中心磁場強度を500~6000Gaussとすること を特徴とする請求項5ないし請求項7のいずれか1項に 記載したエピタキシャルシリコンウエーハの製造方法。

【請求項9】 前記温度勾配Gの径方向分布において、 少なくとも一部に3.0℃/mm以上となる部分を作る ことができる炉内構造を使用することを特徴とする請求 項4ないし請求項8のいずれか1項に記載したエピタキ 50 シャルシリコンウエーハの製造方法。

【請求項10】 前記単結晶成長中の結晶回転を10 r pm以下とすることを特徴とする請求項4ないし請求項 9のいずれか1項に記載したエピタキシャルシリコンウ エーハの製造方法。

【請求項11】 前記単結晶の育成において、直径25 0mm(10インチ)以上の大直径単結晶棒を製造する ことを特徴とする請求項4ないし請求項10のいずれか 1項に記載したエピタキシャルシリコンウエーハの製造

【請求項12】 前記請求項2ないし請求項11に記載 した製造方法により製造されたことを特徴とするエピタ キシャルシリコンウエーハ。

【請求項13】 前記請求項2ないし請求項11に記載 した製造方法により製造された酸素濃度面内分布が10 %以下であることを特徴とするエピタキシャルシリコン ウエーハ用基板。

【発明の詳細な説明】

[00.01]

【請求項5】 前記チョクラルスキー法によってシリコ 20 【発明の属する技術分野】本発明は、大直径エピタキシ ャルシリコンウエーハおよびその製造方法並びにエピタ キシャルシリコンウエーハ用基板に関するものである。 [0002]

> 【従来の技術】現在製造されている演算素子やメモリー 等デバイスの多くは、チョクラルスキー法(CZ法)に. より引上げられたシリコン単結晶からウエーハを製造 し、そのウエーハ面上に作製されている。これらのデバ イスは、シリコンウエーハの極表層を利用して電気回路 を構成し、動作させている。この表層の品質向上、また ラッチアップを防ぐ手法として、エピタキシャルシリコ ンウエーハ(以下、エピウエーハということがある)が しばしば使用される。

【0003】とのエピウエーハは、CZ法等により育成 されたシリコン単結晶から切り出されたウエーハにエビ タキシャル層 (以下、エピ層ということがある) を成長 させることによって作製される。今までエピウエーハに おいては、エピ層を積むが故に、その基板となる鏡面シ リコンウエーハの品質は軽視されてきた。

【0004】一般的に、結晶中では、結晶成長時に形成 される点欠陥が二種類あり、一つは空孔(Vacanc y)であり、もう一つは自己格子間原子(Inters titial-Si)である。この内、シリコン原子の 不足から発生する凹部、空孔のようなものが優勢な領域 がV領域であり、シリコン原子が余分に存在することに より発生する転位や余分なシリコン原子の塊等の自己格 子間原子が優勢な領域がI領域である。このV領域には 空孔タイプの点欠陥が集合したボイド起因とされている FPD、LSTD、COP等のグローンイン欠陥が高密 度に存在し、「領域には転位ループ起因と考えられてい るL/D (格子間転位ループの略号、LSEPD、LF





PD等)の欠陥が低密度に存在するとされている。

【0005】そして、結晶中でのV領域とI領域の境界 は、結晶成長速度F [mm/min]と結晶成長界面近 傍の結晶成長軸方向の温度勾配G [℃/mm] (とこに Gは、シリコンの融点1412℃から1400℃までの 軸方向距離 [mm] で温度差12 Cを割った数値であ る) との比、F/Gによって決まる。このF/Gがある 一定値を越えた場合はV領域となり、この値を下回った 場合には「領域となる。

【0006】一般に、結晶成長軸方向の温度勾配Gは、 結晶成長界面の径方向で分布を持ち、中心部で小さく、 結晶周辺部で大きい(図1参照)。育成中の結晶の成長 速度は径方向で一定であるため、F/Gの径方向分布は Gの径方向分布の逆数状になる。結晶の成長界面全面で F/Gがある一定値を越えれば、ウエーハ全面に「領域 のない結晶が得られる。ただし、この時、結晶の外周部 20mmは点欠陥が結晶表面へと外方拡散して消滅可能 な領域となるため、通常との部分は除いて考える。例え ば、通常の抵抗率(本発明においては、0.03Ω·c m以上の抵抗率を示すもの)の結晶の場合、周辺部20 mmを除く内側全てでF/Gが0.18mm²/℃·m in以上であれば、全面V領域の結晶が得られる。逆 に、周辺部20mmを除く内側全てでF/Gが0.18 mm¹ /℃·min以下であれば、全面Ⅰ領域の結晶が 得られる。

【0007】 このような状況の中で、今後主流となる1 0 インチ以上の大直径結晶の製造においては、結晶中心 部と周辺部とのGの差が大きく、かつ、成長速度Fがそ の固化潜熱の増大によって低下するため、結晶径方向全 ででV領域となるようなF/Gを達成することが難しく なってきた。このため、ウエーハ面内でI領域とV領域 が混在し易くなっており、市場に出回る大直径ウエーハ の多くは「領域を含んでいる。

【0008】一方、現在のエピウエーハ用基板として用 いられることの多い、抵抗率が0.03Ω·cm以下の P型低抵抗率ウエーハでは、共有結合半径の小さいボロ ンが高濃度に存在するため、自己格子間原子が存在し易 く、I・V領域の境界となるF/Gの値が、抵抗率の低 下に伴い、大きくなって行く。従って、市場に出回るP 型低抵抗率ウエーハの多くは「領域を含んでいる。 [0009]

【発明が解決しようとする課題】近年、大直径化および エピ成長温度の低温化の流れの中で、10インチ以上の 大直径結晶上に、より低温でエピ層を成長させたエピウ エーハを製造することが多くなってきた。このような状 況の中で、エピウエーハ上に従来観察されることのなか ったパーティクルが観察される機会が増えてきた。そし て、これらのパーティクルを調査すると、基板となる鏡 面ウエーハ表面に高感度パーティクル測定法により検出 されるパーティクルであり、これらをAFM(Atom 50 l領域を含まない単結晶からウエーハを切り出し、ウエ

ic Force Microscope;原子間力顕 微鏡) 等により観察すると突起あるいはパーティクルと して観察される突起状の表面の歪み(以降、突起状パー ティクルと呼ぶことがある)であることが判ってきた。 【0010】これらの突起は、エピタキシャル層を積む とさらに大きくなり、通常のパーティクル等として検出 されることもあることが判ってきた。そしてさらにこれ らの突起は、従来欠陥が少ないと言われてきた I 領域に 多いことが判った。このような突起、突起状パーティク 10 ルは、デバイス工程でウエーハ表面に集積回路を構成し た際、配線の断線等の原因となり、デバイスの特性、信

【0011】そとで、本発明はこのような問題点に鑑み てなされたもので、面内全面に【領域を含まないウエー ハを大直径単結晶から形成し、これにエピタキシャル層 を積んで、エピ層表面に突起状パーティクルの存在しな い高品質エピタキシャルウエーハを提供すると共に面内 全面がⅠ領域でない大直径単結晶を歩留りよく髙生産性 で製造し、エピウエーハの生産性の向上とコストダウン を図ることを主たる目的とする。

頼性に与える影響は大きく、エピウエーハの品質上その

存在を認めることはできない。

[0012]

30

【課題を解決するための手段】本発明は、前記目的を達 成するために為されたもので、本発明の請求項1に記載 した発明は、エピタキシャル層上に、大きさ100nm 以上、高さ5 n m以上の突起が存在しないことを特徴と するエピタキシャルシリコンウエーハである。このよう なエピタキシャルシリコンウエーハは、そのエピ層上に 品質上有害な前記大きさの突起あるいは突起状パーティ クルが殆ど存在することがなく、従って、デバイス工程 における配線の断線等の発生が極めて稀で、デバイス特 性、信頼性に悪影響を与えることのない高品質エピタキ シャルウエーハを得ることができる。

【0013】そして、本発明の請求項2に記載した発明 は、エピタキシャル基板用シリコンウエーハとして、大 きさ100 nm以上、高さ5 nm以上の突起が存在しな いシリコンウエーハを使用することを特徴とするエピタ キシャルシリコンウエーハの製造方法である。このよう に、大きさ100mm以上、髙さ5mm以上の突起が存 在しないシリコンウエーハをエピタキシャル基板用とし て使用すれば、エピタキシャル成長後にエピタキシャル 層上に、デバイス特性を悪化させる大きさ100 nm以 上、髙さ5nm以上の突起が存在しない髙品質エピタキ シャルシリコンウエーハを製造することができる。

【0014】さらに、本発明の請求項3に記載した発明 は、エピタキシャル基板用シリコンウエーハとして、I 領域を含まない単結晶を用いることを特徴とするエピタ キシャルシリコンウエーハの製造方法である。このよう にエピタキシャル層上に突起が多く発生する原因である

ーハ面内全面に I 領域を含まないシリコンウエーハをエ ピタキシャル基板用として使用すれば、エピタキシャル 層上に、大きさ100nm以上、髙さ5nm以上の突起 が存在しない髙品質のエピタキシャルシリコンウエーハ を製造することができる。

【0015】次に、本発明の請求項4に記載した発明 は、チョクラルスキー法によってシリコン単結晶を育成 する際に、「領域を含まない単結晶棒を育成し、該単結 **晶棒から切り出した面内全面に [領域を含まないシリコ** ンウエーハにエピタキシャル層を積むことを特徴とする 10 エピタキシャルシリコンウエーハの製造方法である。

【0016】 このように、 C Z 法によってシリコン単結 晶を育成する際に、単結晶中に I 領域を含まないシリコ ン単結晶を育成し、該単結晶棒から切り出した面内全面 にⅠ領域を含まないシリコンウエーハにエピタキシャル 層を積むようにすれば、エピタキシャル層上に突起ある いは突起状パーティクルが発生することは殆どなく、高 品質のエピタキシャルシリコンウエーハを製造すること ができる。

【0017】との場合、請求項5に記載したように、チ ョクラルスキー法によってシリコン単結晶を育成する際 に、磁場を印加することができる。このように、磁場を 印加すると、磁力線を横切る方向のシリコン融液の対流 を抑制することができ、シリコン融液中の温度勾配を大 きくすることができるので、結晶成長速度の高速化を図 ることができる。

【0018】そしてとの場合、請求項6に記載したよう に、シリコン単結晶の成長条件F/G[mm²/C·m in] (CCKF:単結晶成長速度[mm/min]、 G:単結晶成長界面近傍での結晶成長軸方向の温度勾配 - [°C/mm] とする) を、0. 18mm² /°C·min 以上として、抵抗率0.03Ω·cm以上でかつ単結晶 の径方向の面内全面がV領域である単結晶棒を育成する ことができる。このように、作製する単結晶が抵抗率 0.03Ω·cm以上の場合に、シリコン単結晶の成長 条件F/Gを、0. .1 8 mm² /℃・min以上として 育成すれば、面内全面がV領域である単結晶棒を育成す ることができ、該単結晶棒から切り出した面内全面V領 域のシリコンウエーハ上にエピタキシャル層を積んで突 起状パーティクルの殆どないエピタキシャルシリコンウ エーハを製造することができる。

【0019】さらに本発明の請求項7に記載したよう に、シリコン単結晶の成長条件F/Gを、次式、

 $F/G > 72.0 \cdot \rho^2 - 3.7 \cdot \rho + 0.65$

 $(CCK\rho: 単結晶の抵抗率 [\Omega \cdot cm], F: 単結晶$ 成長速度 [mm/min]、G:単結晶成長界面近傍で の結晶成長軸方向の温度勾配 [C/mm] とする) に従 うものとして、P型で0.03Ω·cm以下の低抵抗率 であり、かつ面内全面がV領域である単結晶棒を育成す

抵抗率0.03Q·cm以下の場合、シリコン単結晶の 成長条件F/Gを、作製する単結晶の抵抗率の関数とし て表わされる上式に従って育成すれば、結晶の径方向の 面内全面がV領域である単結晶棒を育成することがで き、該単結晶棒から切り出した面内全面V領域のシリコ ンウエーハ上にエピタキシャル層を積んで突起状パーテ ィクルの殆どないエピタキシャルシリコンウエーハを製 造することができる。

٠6

【0020】そして本発明の請求項8に記載したよう に、印加する磁場を水平磁場とし、その中心磁場強度を 500~6000Gaussとして製造することが望ま しい。とのようにMCZ法において、印加する磁場を水 平磁場とし(以下、HMC Z法ともいう)、水平磁場の 中心磁場強度を500~6000Gaussとすれば、 ルツボ内のシリコン融液の縦方向の対流が効率よく抑制 され、結晶周辺部での酸素蒸発量が抑えられて酸素濃度 の結晶径方向の面内分布がより一層均一化され、結晶の 変形を伴わずに結晶成長の高速化を図ることができる。 また、縦方向の対流が抑制されるので、結晶下のシリコ ン融液の軸方向温度勾配(dT/dZ)m を小さくする ことができ、成長速度を高速化することができる。

【0021】さらに請求項9に記載したように、温度勾 配Gの径方向分布において、少なくとも一部に3.0℃ /mm以上となる部分を作ることができる炉内構造を使 用することが望ましい。上述のF/Gを達成するため に、Gの低い炉内構造を用いることは容易だが、生産性 の低下を導くことになってしまう。請求項9に示すよう に、結晶成長界面の温度勾配Gの径方向分布において、 少なくとも一部に、3.0℃/mm以上となる部分を有 する炉内構造を用い、F/Gがウエーハ全面でV領域を 達成する成長速度Fを用いれば、生産性の低下を招くと とはない。

【0022】そじて請求項10に記載したように、単結 晶成長中の結晶回転を10rpm以下とすることが望ま しい。ウエーハ全面をV領域とするためには、成長速度 を髙速化するのがよいが、成長速度Fを髙速化しようと すると、結晶の変形が発生する。この変形を抑えるため には、結晶回転を低速化するのが有効であるが、一般的 には結晶回転の低速化は結晶成長界面内の酸素濃度の不 均一をもたらすので望ましくなく、特にデバイス工程で ウエーハに反りが発生することもあり、問題となる。し かし、本発明では水平磁場を印加しているので、縦方向 の対流が抑えられ、結晶回転を低速化しても酸素濃度の 面内分布が極端に劣化することはなく、結晶の変形を伴 わずに成長速度の髙速化を図ることができる。

【0023】次に、本発明の請求項11に記載した発明 では、単結晶の育成において、直径250mm(10イ ンチ) 以上の大直径単結晶棒を製造するようにした。本 発明で、上記の単結晶育成条件を満足すれば、比較的容 るととができる。このように、作製する単結晶がP型で 50 易に直径10インチ以上の単結晶の径方向の面内全面を



V領域として成長させることができ、エピウエーハで突 起が発生することを防止することができる。

【0024】そして、本発明の請求項12に記載した発 明は、請求項2ないし請求項11に記載した製造方法に より製造されたことを特徴とするエピタキシャルシリコ ンウェーハである。このように、本発明の方法で得られ るエピタキシャルシリコンウエーハは、エピ層上に、大 きさ100mm以上、高さ5mm以上の突起が存在せ ず、デバイスの特性、信頼性に悪影響を与えることのな い高品質のエピタキシャルシリコンウエーハとなる。

【0025】さらに、本発明の請求項13に記載した発 明は、請求項2ないし請求項11に記載した製造方法に より製造された酸素濃度面内分布が10%以下であるこ とを特徴とするエピタキシャルシリコンウエーハ用基板 である。このように、本発明の方法で得られるエピタキ シャルシリコンウエーハ用基板は、その酸素濃度面内分 布が10%以下と小さく、デバイスの特性、信頼性に悪 影響を与えることのない髙品質のエピタキシャルシリコ ンウエーハ用基板となる。

【0026】以下、本発明につき詳細に説明するが、本 20 発明はこれらに限定されるものではない。本発明者ら は、エピタキシャルウエーハのエピ層の成長を研究して いる中で、エピウエーハ上に従来観察されることのなか ったパーティクルが観察される機会が増えてきた。そし て、これらのパーティクルを調査すると、基板となる鏡 面ウエーハ表面に高感度パーティクル測定法により検出 されるパーティクルであり、これらをAFM(原子間力 顕微鏡) 等により観察するとウエーハ表面の突起あるい は突起状の表面の歪みであることが判ってきた。

【0027】 これらのパーティクルとして観察される突 30 起あるいは突起状の表面の歪みの発生領域を詳細に調査 すると、基板となるシリコンウエーハの単結晶成長時の I 領域分布と一致することが判った。 つまり単結晶の大 直径化に伴い、単結晶成長速度の低下が起とり、結晶に I 領域が発生し易くなったため、エピウエーハ上にバー ティクルが観察されるようになったと考えられる。 さ らに、これら I 領域を含む基板ウエーハにおいて、パー ティクルカウンターの高感度測定法を用いると、「領域 に対応してパーティクルが検出されることがわかった。 とこで高感度測定法とは、S/N比の向上により従来の 40 1/4程度の散乱光強度まで検出できるようになった測 定法である。従って、「領域を含まない基板ウエーハが エピタキシャル基板用シリコンウエーハとして適してい るととが判った。

【0028】一方、上記したエピ層上の突起あるいは突 起状パーティクルがデバイスの特性、信頼性に与える影 響を調査した結果、突起あるいは突起状パーティクルの 大きさが、大きさで100nm以下、髙さで5nm以下 であれば全く影響しないことが判った。従って上記した 大きさ以上の突起あるいは突起状パーティクルを含まな 50 は、シリコン融液から結晶への熱量Hin、および液体が

いシリコンウエーハをエピウエーハの基板として使用す れば髙品質のエピタキシャルシリコンウエーハが得られ ることになる。

【0029】この【領域を含まずかつ大きな突起のない ウエーハを製造するためには、単結晶育成条件のF/G が結晶の径方向全てにおいて所定値を越えるようにFと Gを制御すればよい。例えば、抵抗率O.03Q·cm 以上の結晶においては、F/Gの値が0.18mm²/ ℃・min以上であればよい。特にグローンイン欠陥の 低減のためにGを低めに設定したホットゾーンでなけれ、 ば、通常用いるホットゾーンのGは結晶の中心部で2. 5~4.5℃/mmであり、外周20mmでのGは、 3. 0~6.0℃/mmである。従って、上記のF/G を満足するにはFが0.55~1.1mm/min程度 必要であることが判る。ところが10インチ以上の大直 径結晶においては、シリコン融液が結晶化する際に発生 する固化潜熱が大きくなるため、成長可能速度が低下 し、上記のような成長速度を達成出来なくなってきてい る。

【0030】さらに、現在のエピウエーハ基板として用 いられることの多いP型で抵抗率0.03Ω·cm以下。 の低抵抗率結晶においては、実験の結果、ウエーハ全面 がV領域となるF/Gは、単結晶の抵抗 α ρ [Ω ·cm]の関数として次式、

 $F/G > 720 \cdot \rho^2 - 37 \cdot \rho + 0.65$ で表わされることが判った(図2参照)。(ここに、 F:単結晶成長速度[mm/min]、G:単結晶成長 界面近傍での結晶成長軸方向の温度勾配[℃/mm]と する)

従って、例えば、周辺部20mmでのGが4.0℃/m mとすると、 $\rho=0$. 015 Ω ・cmでF>1. 03m $m/min, \rho=0.010\Omega \cdot cm\tau F>1.41m$ $m/min, \rho = 0.007\Omega \cdot cm cF > 1.71m$ m/m i n, $\rho = 0.005 \Omega \cdot cm \tau F > 1.93 m$ m/minとなり、このような成長速度の高速化は容易 に達成出来るものではない。

【0031】従って、これを解決するためには、ホット ゾーンの変更によりGを低下させるか、もしくは成長速 度の高速化を図って所望のF/Gを実現することにな る。しかしながら、ホットゾーンの変更を含めたGの低 下は、成長可能速度の低下を招き、生産性の低下を引き 起こすため好ましくない。そこで本発明では、外周部2 0mmでのGが3.0℃/mm以上である従来のホット ゾーンを維持したまま、成長速度の高速化を図り、上記 問題を解決した。

[0032] 本発明では、成長速度の高速化のため、水 平磁場印加CZ法(HMCZ法)と低速結晶回転を用い た。CZ法における結晶成長可能速度Vmax は、成長中 の結晶の熱収支によって決定される。結晶へ入る熱量





固体に相変化するときに発生する固化潜熱Hsol とがある。結晶成長部近傍の熱収支を考えた場合、結晶から排出される熱量Hout は、Hin+Hsol の和に等しいと考えられる。それぞれ、Hinは、結晶下のシリコン融液の軸方向温度勾配(d T/d Z)m に、Hsol は結晶成長速度Fに、Hout は結晶成長界面直上の温度勾配Gに比例すると考えられる(図3参照)。

【0033】成長速度の高速化に伴い、Hsol は大きくなるため、成長可能速度の向上のためにはHout を大きくするか、Hinを小さくする必要がある。ここで本発明の目的はホットゾーンを変えず、Gを維持したままで成長速度を向上することにより、I領域のない結晶を育成することであり、Hout は一定と考える。従って、Hinを小さくする必要がある。

【0034】そこで、本発明では、磁場を印加した。特に水平磁場を印加することにより、結晶下のシリコン融液の軸方向温度勾配(dT/dZ)mを小さくすることができ、Hinを小さくすることができる(Fumio Shimura;Semiconductor Silicon Crystal Technology,1989 参照)。さらに、磁場を印加することにより、シリコン融 20液中の径方向温度勾配(dT/dX)mを大きくすることができ、高速で結晶を成長させた場合に発生するルツボ壁からの固化を防ぐことができる(日経マイクロデバイス、1986年7月号参照)。これらの効果により、Fmaxの上限値を引き上げることが可能である。しかし、これだけでは上記の成長速度を達成出来なかった。

【0035】すなわち、成長速度を高速化しようとした場合、結晶の変形が発生する。これを抑えるためには、結晶回転を低速化することが有効である。しかし、結晶回転の低速化は、結晶成長界面内の酸素濃度の不均一を30もたらす。酸素濃度の面内分布の不均一は、デバイス工程でのウエーハ反り等の問題を引き起こすため、工業製品としては不適切である。これは、成長中の結晶の周辺では、シリコン融液中の酸素濃度が蒸発により低下しているためである。従来のCZ法では、この中心部と周辺部の酸素濃度の不均一を、結晶回転により引き起こされる強制対流で強制的に均一化していた(W.Zulehner et al.;Crystal Vol.8,1980等参照)。

【0036】しかし、磁場を印加した場合、その磁力線を横切る方向の対流は、抑制されることが知られている。HMC Z法では、横方向の磁力線のため、縦方向の対流が抑えられる。このため、境界拡散層の厚さが通常のC Z法に比べ、周辺部で薄くならない。従って結晶回転を低速化しても酸素濃度の面内分布が極端に劣化することはなく、結晶低速回転を用いることが可能であり、結晶の変形を伴わず成長速度の高速化を実現することができる。

【0037】本発明では、水平磁場の中心磁場強度を5 00~6000Gaussとし、単結晶成長中の結晶回 転を10rpm以下に制御するようにした。こうするこ 50

とで、シリコン融液の縦方向対流が効率よく抑制され、 結晶回転の低速化に伴う結晶成長界面内の酸素濃度の中 心部と周辺部の不均一さが改善され、結晶の変形を伴わ ずに結晶成長の高速化を図ることが出来る。

【0038】上記のような手法を用いることにより、結晶成長速度の高速化を図ることができた。これによりエピウエーハ基板として望ましくない【領域を含まず、ウエーハ全面がV領域であり、大きな突起のないシリコン単結晶を、歩留りよく、高い生産性で製造することができる。

[0039]

【発明の実施の形態】以下、本発明の実施の形態につい て、図面を参照しながら詳細に説明する。まず、本発明 で使用するHMCZ法による単結晶引上げ装置の構成例 を図3により説明する。図3に示すように、この単結晶 引上げ装置30は、引上げ室31と、引上げ室31中に 設けられたルツボ32と、ルツボ32の周囲に配置され たヒータ34と、ルツボ32を回転させるルツボ保持軸・ 33及びその回転機構(図示せず)と、シリコンの種結 晶5を保持するシードチャック6と、シードチャック6 を引上げるワイヤ7と、ワイヤ7を回転又は巻き取る巻 取機構(図示せず)を備えて構成されている。ルツボ3 2は、その内側のシリコン融液(湯)2を収容する側に は石英ルツボが設けられ、その外側には黒鉛ルツボが設 けられている。また、ヒータ34の外側周囲には断熱材 35が配置されている。そして、引上げ室31の水平方 向の外側に、水平磁場用磁石36を設置し、HMCZ法 としてシリコン融液2の対流を抑制し、単結晶の安定成 長をはかっている。

【0040】次に、上記のHMCZ法単結晶引上げ装置 30による単結晶育成方法について説明する。まず、ル ツボ32内でシリコンの高純度多結晶原料を融点(約1 412℃)以上に加熱して融解する。次に、水平磁場を 印加し、ワイヤアを巻き出すことにより融液2の表面略 中心部に種結晶5の先端を接触又は浸漬させる。その 後、ルツボ保持軸33を適宜の方向に回転させるととも に、ワイヤ7を回転させながら巻き取り種結晶5を引上 げることにより、単結晶育成が開始される。以後、引上 げ速度と温度を適切に調節することにより略円柱形状の 単結晶棒1を得ることができる。この略円柱形状の単結 晶棒 1を引上げるに当たり、単結晶成長速度 F [mm/ min]と単結晶成長界面近傍での結晶成長軸方向の温 度勾配G [℃/mm]で表わされるF/G [mm¹/℃ ・min]を適切に調整すれば、【領域を含まない単結 晶が得られる。

【0041】以上のように、上記で説明した製造方法と 装置によって製造されたシリコン単結晶において、本発 明のHMC Z法の適切な条件下に成長させれば、高速成 長にも拘わらず変形が極めて少なく、ウエーハ状に加工 した時に面内全面に【領域を含まずエピタキシャルウエ





ーハに加工しても大きな突起のない単結晶枠が得られ る。

【0042】本発明のエピタキシャルシリコンウエーハは、例えば上記のような製造方法と装置によって製造された単結晶の径方向の面内全面に I 領域を含まない単結晶枠から切り出されたウエーハから鏡面ウエーハを形成し、これを基板としてエピタキシャル膜を通常のCVD法で積めば、表面に突起あるいは突起として観察される表面の歪みのないエピタキシャルシリコンウエーハを作ることができる。

【0043】例えば、CVD法によるシリコンエピタキ シャル成長は、Siを含んだ原料ガスをキャリアガス (通常H.) と共に反応炉内に導入し、1000℃以上 の高温に加熱されたシリコン基板上に原料ガスの熱分解 または還元によって生成されたSiを析出させて行われ る。原料ガスは、SiCl。、SiHCl,、SiHz Cl. 、SiH. の4種が通常使用されている。反応温 度は、SiCl,の場合は、主としてH,による水素還 元のため1150~1200℃と高く、塩素の割合が少 なくなると低温になり、SiH、の場合には熱分解反応 20 によって1000~1100℃で成長させる。エピタキ シャル成長装置には、横型炉、縦(ディスク)炉、バレ ル型炉、毎葉式炉等が使用されるが、シリコン基板の大 直径化に伴い多数枚同時充填のバッチ式から1枚づつ処 理する毎葉式が生産性の向上や膜厚、抵抗率の均一性の 向上を図る点からも主流になりつつある。

[0044]

【実施例】以下、本発明の具体的な実施の形態を実施例を挙げて説明するが、本発明はこれらに限定されるものではない。始めに、大口径シリコンウエーハにエピタキシャル層を成長させたとき、いかなる条件であれば、突起あるいは突起状パーティクルがウエーハ表面に発生しないかを確認するため、次の試験を行った。

(テスト1)抵抗率8~12Ω・cmの範囲で、結晶周 辺部20mm位置での成長条件F/Gを0.155mm '/℃·minとして引上げた直径8インチの単結晶棒 から、ほぼ面内の全面に 1 領域を含むウエーハ(W- 1: とする)、および結晶周辺部20mm位置での成長条件 F/Gを0. 239mm'/℃·minとして引上げた 単結晶棒から、面内全面に【領域を含まないウエーハ (W-2とする)とを作製した。なお、このGの計算に は、例えば、FEMAGと呼ばれる総合伝熱解析ソフト (F. Dupret, P. Nicodeme, Y. Ry ckmans, P. Wouters, and M. J. Crochet, Int. J. Heat Mass T ransfer, 33, 1849 (1990)) を使用 し、シリコンの融点1412℃から1400℃となる位 置までの距離を計算し、12℃(1412℃-1400 °C)をこの距離で割った数値をG(°C/mm)とした。

¹ **1**2

カウンターを用いて観察したところ、₩-1のⅠ領域に 当たる外周部に非常に小さいパーティクル状の散乱が検 出された [図4(a)参照]。これをAFMにより観察 したところ、突起であることが判った [図5参照]。こ れに厚さ2μmのエピタキシャル層を積んだところ、非 常に小さなパーティクル状散乱が観察された位置と同じ 位置に、パーティクルが観察された [図4(b)参 照]。このパーティクルもAFMにより突起であること が判った(図6参照)。その大きさは100nm~10 00nmもあり、高さは5nm~20nmもあった。一 方、W-2では、ウエーハ全面に高密度のパーティクル が確認されたものの、突起状のものは見つからなかった [図7(a)参照]。これにエピタキシャル層を積んだ ところ、パーティクルは殆ど確認されなかった[図7 (b) 参照]。AFMで観察しても突起は確認されなか った。これらのテストから、全面に「領域を含まないシ リコンウエーハをエピタキシャルウエーハ用の基板とし て用いれば、エピタキシャル層をウエーハ表面に成長さ せた後でもウエーハ表面に突起または突起状パーティク ルが発生しないことがわかった。この結果を踏まえて、 さらに口径の大きなウエーハを用いて適切な品質を得る ための製造条件を確立した。

【0046】(実施例1)中心磁場強度4000Gau s s の水平磁場を印加したHMC Z 法において、抵抗率 約10Q·cmの直径12インチ単結晶を28インチの ルツボから結晶回転7.0rpmで育成した。ことで使 用したホットゾーンによれば、結晶の周辺20mmでの Gは3.55℃/mmであった。この時、成長速度0. 99mm/minで育成することができた。周辺20m 30. mcoF/Gは0. 279mm²/℃·minである。 この単結晶棒からウエーハ状のサンブルを切り出し、中 心部と周辺部(エッジから内周方向に10mm部分)と で酸素濃度を測定し、(| 中心濃度 - 周辺濃度 | /中心 濃度)×100(%)として酸素濃度面内分布を測定し た。その結果、酸素濃度面内分布は5%以下であった。 この結晶から切り出されたウエーハ状サンプルには、O SFリングが観察されず、I領域を含まない結晶を得る ことができた。

【0047】とうして得られたシリコンウエーハ上に、 SiHCl,+H,ガス雰囲気、1200℃で厚さ2μ mのエピタキシャル層を成長させた。その表面をパーティクルカウンターで測定したところ、エピウエーハのエ ピ層上には突起あるいは突起状パーティクルは検出されなかった。

Crochet, Int. J. Heat Mass T [0048] (比較例1) 磁場を用いない通常のCZ法 で育成した以外は、実施例1と同様の条件下に、抵抗率 し、シリコンの融点1412℃から1400℃となる位 約10Ω・cmの直径12インチ単結晶を28インチの はまでの距離を計算し、12℃(1412℃-1400 ルツボから育成した。この時成長速度は、0.61mm / min程度が上限であり、周辺20mmでのF/Gは [0045] これらのウエーハを高感度のパーティクル 50 0.172mm²/℃・minであった。この結晶から

切り出したウエーハ状サンプルでI領域の内側に存在す るOSF(酸化誘起積層欠陥)リングの位置を調査した ととろ、周辺から約30mmの位置に観察された。従っ て、ウエーハの周辺部が「領域となっていることが確認 された。また、酸素濃度面内分布を測定したところ、そ の値は12%程度であった。とのウエーハに前記条件で エピ層を積んだところ、周辺部に大きな突起が観察され

【0049】尚、OSFリングが出現するか、しないか は、結晶中の酸素濃度にも依存するため、上記のような 評価をする際に、誤った判断をする可能性がある。そこ で今回評価に用いた結晶の酸素濃度は13ppma(J E I DA) 以上とし、熱処理は1000℃、3時間およ び1150℃、100分間とした。さらに一度の熱処理 ·でOSFリングが検出されない場合は、1150°C、1 00分間の熱処理を追加して評価した。このように、1 度の熱処理を通してOSFリングが出ないものをOSF リングが検出されないものと判断した。

【0050】(実施例2)直径8インチで0.03Q・ cm以下のP型低抵抗率結晶を抵抗率を変えて二種類製 20 造した。これらの結晶に比較例1と同じOSFリング評 価を行い、OSFリングの位置と成長条件F/Gとの関 係を求めた。その結果、OSFリングの外側に存在する I 領域が結晶に入り込まないための成長条件F/Gは、 抵抗率 ρ (Ω ・cm)の関数として、次式、

 $F/G > 720 \cdot \rho^2 - 37 \cdot \rho + 0.65$

(CCに、 ρ :単結晶の抵抗率 [Ω ·cm]、F:単結 晶成長速度[mm/min]、G:単結晶成長界面近傍 での結晶成長軸方向の温度勾配 [℃/mm]とする)で 表わされるものであることが判った(図2参照)。これ 30 を基に、以下のように I 領域を含まない結晶を試作し た.

【0051】抵抗率0.015Ω・cmの8インチ結晶 を周辺20mmでのGが、3.74℃/mmであるホッ トゾーンを用いて成長速度1.4mm/minで育成し た。との時、ガスフュージョン法により得られた酸素濃 度面内分布は、10%以下であった。抵抗率0.015 Q·cmで必要なF/Gは上式より、0.257mm² /℃·minであり、今回育成された結晶の周辺20m mでのF/Gは0.374mm²/℃·minである。 この結晶から切り出したウエーハ状サンプルにはOSF リングが検出されなかった。従って、ウエーハ全面がV 領域となっていることが確認された。

【0052】(実施例3)次に、0.008Ω·cmの 8 インチ結晶を周辺20mmでのGが、4.33℃/m mであるホットゾーンを用いて成長速度1.78mm/ minで育成した。との時、ガスフュージョン法により 得られた酸素濃度面内分布は、10%以下であった。抵 抗率0.008Ω·cmで必要なF/Gは上式より、

14

晶の周辺20mmでのF/Gは0.41mm¹/℃·m i'nである。この結晶から切り出したウエーハ状サンプ ルにはOSFリングが検出されなかった。従って、ウエ ーハ全面がV領域となっていることが確認された。以上 のように上記の式より計算された値以上のF/GではI 領域を含まない結晶が得られることが確認された。

【0053】これら二種類のウエーハに前記同様に厚さ 2μmのエピタキシャル層を成長させたところ、エピウ エーハのエピ層上には、突起あるいは突起状パーティク ルは検出されなかった。

【0054】(比較例2)抵抗率0.014Ω·cmの 8 インチ結晶を周辺2 0 mmでのGが、3. 7 4 ℃/m mである実施例2と同様のホットゾーンを用いて成長速 度1.0mm/minで育成した。抵抗率0.014Ω ·cmで必要なF/Gは上式より、0.273mm²/ ℃・minであり、今回育成された結晶の周辺20mm でのF/Gは0.267mm'/℃·minで、計算値 を下回る結果となった。この結晶から切り出したウエー ハ状サンプルにはOSFリングが周辺から25mmの位 置に検出され、周辺部に「領域が含まれていることが確 認された。

【0055】上記比較例2は、F/G~p関係式を求め一 るために行った一連の実験結果の一つであり、このよう な実験を条件を変えて繰り返し行って関係式の精度を高 め、実施例2および実施例3によって実証することがで きた。

【0056】なお、本発明は、上記実施形態に限定され るものではない。上記実施形態は、例示であり、本発明 の特許請求の範囲に記載された技術的思想と実質的に同じ 一な構成を有し、同様な作用効果を奏するものは、いか・ なるものであっても本発明の技術的範囲に包含される。 【0057】例えば、上記実施形態においては、直径8 インチ、12インチのシリコン単結晶を育成する場合に つき例を挙げて説明したが、本発明はこれには限定され ず、直径にかかわりなく、例えば直径16インチあるい はそれ以上のシリコン単結晶にも適用できる。

[0058]

【発明の効果】以上説明したように、本発明によれば、 エピタキシャルウエーハ基板用シリコン単結晶として適 切な品質である単結晶の径方向の面内全面にI領域を含 まず、かつエピウエーハに加工した時に、突起(パーテ ィクル状散乱)のない高品質シリコン単結晶の歩留りと 生産性の向上を図り、単結晶製造コストの大幅な低減が 可能となった。これにより、今後主流となる大直径エピ ウエーハ用単結晶や現在の主流である低抵抗率単結晶と・ して適切なシリコン単結晶を提供することができるの で、突起あるいは突起状パーティクルが存在しない髙品 質のエピタキシャルシリコンウエーハを安価で提供する ことができると共に、デバイス製造歩留りやデバイス特 O. 40mm¹/℃·minであり、今回育成された結 50 性、信頼性を大きく向上させることができる。

' 16

【図面の簡単な説明】

【図1】結晶成長界面直上の温度勾配Gおよび成長条件 F/Gの面内分布を表した模式図である。

【図2】P型低抵抗率単結晶において、OSFリングが 発生する成長条件F/Gの抵抗率依存性を表した説明図 である。

【図3】本発明で使用したHMCZ法による単結晶引上 け装置の概略と熱収支の説明図である。

【図4】(a)周辺部に【領域を有するウエーハ表面に ついて髙感度パーティクル測定を行った結果を表した図 10 である。

(b)周辺部に I 領域を有するウエーハ表面にエピタキシャル膜を形成後、エビ膜上について高感度パーティクル測定を行った結果を表した図である。

【図5】本発明の図4(a)のポリッシュドシリコンウ エーハの周辺部で観察されたパーティクルをAFMで観* * 察した突起の一例を示す結果図である。

【図6】図4(b)のエピタキシャルシリコンウエーハ で観察されたパーティクルをAFMで観察した突起の一 例を示す結果図である。


【図7】(a)本発明の I 領域を含まないウエーハ表面 について高感度パーティクル測定を行った結果を表した 図である。

(b) 本発明の I 領域を含まないウエーハ表面にエピタキシャル膜を形成後、エピ膜上について高感度パーティクル測定を行った結果を表した図である。


【符号の説明】

1…成長単結晶棒、2…シリコン融液(湯)、5…種結晶、6…シードチャック、 7…ワイヤ、30…単結晶引上げ装置、31…引上げ室、32…ルツボ、 33…ルツボ保持軸、34…ヒータ、35…断熱材、36…水平磁場用磁石。


【図1】




【図2】












【図4】



【図5】




【図6】



【図7】





フロントページの続き

(72)発明者 桜田 昌弘

福島県西白河郡西郷村大字小田倉字大平 150番地 信越半導体株式会社白河工場内

(72)発明者 太田 友彦

福島県西白河郡西鄉村大字小田倉字大平 150番地 信越半導体株式会社白河工場内 (72)発明者 布施川 泉

福島県西白河郡西郷村大字小田倉字大平 150番地 信越半導体株式会社白河工場内 Fターム(参考) 4G077 AA02 AB01 AB06 BA04 CF10 EH06 EH09 EJ02 PF55

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

efects in the images include but are not limited to the items checked:	
□ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.